삼성전자가 차세대 6세대 고대역폭메모리(HBM4)에서 최대 13Gbps 속도 구현에 성공하며 초고속 AI 메모리 경쟁에서 먼저 승기를 잡았다. 업계 표준을 크게 웃도는 속도를 앞세워 차세대 그래픽처리장치(GPU)와 인공지능(AI) 가속기 시장 공략에 속도를 낸다는 전략이다.

12일 업계에 따르면 삼성전자는 세계 최초로 HBM4를 양산 출하하며 최대 13Gbps 동작 속도를 구현했다고 밝혔다. 이는 국제반도체표준협의기구(JEDEC) 표준 속도인 8Gbps를 약 46% 상회하는 수치이자, 전작 HBM3E의 최대 핀 속도 9.6Gbps 대비 약 1.22배 향상된 수준이다. 기본 동작 속도는 11.7Gbps이며, 제품 설계 여력상 최대 13Gbps까지 구현이 가능하다.

HBM은 다수의 D램을 수직으로 적층해 초고속·대용량 데이터 처리를 가능하게 하는 메모리다. AI 모델 규모가 커질수록 연산 장치와 메모리 간 데이터 이동량이 기하급수적으로 증가하는데, 핀 속도 향상은 병목 현상을 완화하는 핵심 지표로 꼽힌다. 13Gbps 구현은 단순 수치 경쟁을 넘어 차세대 AI 인프라 성능을 좌우할 수 있는 기술적 기반이라는 평가다.

성능을 비약적으로 향상시킬 수 있었던 핵심은 선단 공정을 선제적으로 도입한 효과로 풀이된다. 삼성전자는 HBM4 코어 다이에 1c D램(10나노급 6세대) 공정을 업계 최초로 적용했다. 통상 검증된 구세대 공정을 사용하는 관례를 깨고 최선단 공정을 도입해 양산 초기부터 높은 수율과 성능을 동시에 잡았다. 또한 데이터 연산의 관문 역할을 하는 베이스 다이에는 성능과 전력 효율에 최적화된 파운드리 4나노 공정을 채택했다.

압도적인 속도 구현에 따라 대역폭 역시 비약적으로 상승했다. 단일 스택 기준 최대 메모리 대역폭은 3.3TB/s에 달한다. 이는 HBM3E 대비 약 2.7배 향상된 수준으로, 주요 고객사의 요구 사양인 3.0TB/s를 상회한다. 용량 측면에서는 12단 적층을 통해 24GB~36GB를 우선 제공하며, 향후 16단 기술을 적용해 48GB까지 확장할 계획이다.

물리적 한계 극복을 위한 설계 솔루션도 병행됐다. 입출력(I/O) 핀 수가 기존 1024개에서 2048개로 두 배 늘어남에 따라 우려되는 전력 소모와 발열 문제는 저전력 설계 기술과 전력 분배 네트워크(PDN) 최적화로 해결했다. 이를 통해 전 세대 대비 에너지 효율은 약 40% 개선됐으며, 방열 특성은 30% 향상됐다.

삼성전자는 로직, 메모리, 파운드리, 패키징을 아우르는 통합 반도체 구조를 기반으로 설계와 공정 최적화를 병행하고 있다. 자체 파운드리 공정과 HBM 설계 간 협업을 통해 품질과 수율을 동시에 확보할 수 있었다는 설명이다.

삼성전자는 이번 HBM4를 양산을 시작으로 하반기 HBM4E 샘플 출하, 2027년 커스텀 HBM 샘플링으로 이어지는 로드맵을 확정했다. 특히 로직, 메모리, 파운드리, 패키징을 모두 보유한 IDM으로서의 '원스톱 솔루션' 역량을 활용해 설계·공정 최적화(DTCO) 시너지를 극대화한다는 전략이다.

황상준 삼성전자 메모리개발담당 부사장은 "HBM4는 1c D램과 4나노 파운드리 공정 등 최선단 기술을 결합해 성능 확장 여력을 충분히 확보한 제품"이라며 "압도적인 공정 경쟁력을 바탕으로 고객사의 성능 상향 요구에 적기 대응하겠다"고 밝혔다.

더불어 삼성전자는 올해 HBM 매출이 전년 대비 3배 이상 증가할 것으로 전망하고 2028년 가동 예정인 평택 5라인을 포함해 HBM 생산 능력을 지속적으로 확대할 방침이다.